在高速數(shù)字設(shè)計領(lǐng)域，信號完整性和EMI已經(jīng)變成了一個關(guān)鍵的議題。隨著設(shè)備不斷在功能上的增強和體積上的小型化，設(shè)計工程師們面臨著越來越多來自信號完整性與EMI的挑戰(zhàn)。 

信號完整性是指信號在信號線上傳輸?shù)馁|(zhì)量，主要問題包括反射、振鈴、時序、地反彈和串?dāng)_等。差的信號完整性問題不是由某一單一因素導(dǎo)致的，而是板級設(shè)計中多種因素共同引起的。在Multi-Gbps的PCB板設(shè)計中，要求信號完整性工程師要全面考慮器件、傳輸線互聯(lián)方案、電源分配以及EMC方面的問題。 

威健實業(yè)國際執(zhí)行副總經(jīng)理張錦豪介紹說，要進(jìn)行高速系統(tǒng)設(shè)計，首先要有較強高速設(shè)計概念及高速設(shè)計理論，規(guī)范的設(shè)計流程，利用先進(jìn)的高速設(shè)計工具，進(jìn)行充分的預(yù)分析，獲得一定的約束規(guī)則，嚴(yán)格按照規(guī)則驅(qū)動布局布線，嚴(yán)格進(jìn)行后仿真驗證，確保設(shè)計的準(zhǔn)確性，反復(fù)通過這種設(shè)計流程實踐，可以不斷提高高速設(shè)計領(lǐng)域的設(shè)計技能。 

信號完整性和EMI的關(guān)系 

從電磁場(EM)的觀點出發(fā)將非常有幫助于了解SI問題的物理行為。在圖1所示的多層封裝結(jié)構(gòu)中，通孔a上的交變電流在金屬層之間的輻射方向上將產(chǎn)生背離通孔的EM波傳播效應(yīng)。金屬層之間的電場將導(dǎo)致層間電壓的變化(電壓是電場的積分)。當(dāng)EM波抵達(dá)其它通孔的時候，EM波將在位于那些通孔的地方感生電流。而在通孔所在位置的感生電流進(jìn)一步產(chǎn)生沿著金屬層之間傳播的EM場。當(dāng)波形到達(dá)封裝邊沿的時候，其中一部分將輻射到空中，另一部分波形將反射回去。如果EM波在封裝結(jié)構(gòu)內(nèi)部前后反射并互相疊加，那么將出現(xiàn)諧振現(xiàn)象。波的傳播、反射、耦合和諧振是發(fā)生在封裝結(jié)構(gòu)內(nèi)部的、造成信號完整性和EMI問題的主要原因。下面概要介紹此次分銷商技術(shù)支持調(diào)查采訪過程中，由分銷商提出的解決信號完整性和EMI問題的建議和解決辦法。 

建議和解決方案

一 ： 

(a) 電路板設(shè)計中的走線、PCB板材和阻抗匹配等方面如果出現(xiàn)問題就會導(dǎo)致信號完整性問題，通過提供完善的設(shè)計方案，包括完整的電路板版圖信息與精確的匹配阻抗,利用差分信號的低電壓的優(yōu)勢,降低系統(tǒng)制造商在設(shè)計上面臨的問題。 (b) 希望系統(tǒng)制造商的設(shè)計人員以高頻信號的設(shè)計為優(yōu)先考慮,不要因為成本問題而忽略了對高頻信號對電路板設(shè)計上的要求。 (c) 遵循差分信號的原則，并盡量將高頻信號放于同一層中，減小過孔。 (d) 解決信號的反射、串?dāng)_噪聲問題的辦法是通過采用先進(jìn)的EDA工具，選擇正確的布線策略和終端匹配方式，從而得到的理想的信號波形。 (e) 解決系統(tǒng)中EMI問題，首先要減小系統(tǒng)中的各種電源之間的互相影響，如數(shù)字電源和模擬電源通常只某點處連接，且中間加磁珠濾波；還要選擇合適的位置放置去耦電容；最后是在印制板的頂層和底層大面積鋪銅，用較多的過孔將這些地平面連接在一起。信號完整性的分析在高速設(shè)計的作用舉足輕重，只有解決好高速設(shè)計中的信號完整性，高速系統(tǒng)才能準(zhǔn)確、穩(wěn)定地工作。 

F) 基于信號完整性的設(shè)計方法如下： (1) 在PCB板設(shè)計之前，首先建立高速數(shù)字信號傳輸?shù)男盘柾暾阅Ｐ汀?nbsp;(2)對信號完整性問題進(jìn)行一系列的預(yù)分析，包括電源系統(tǒng)性分析，根據(jù)仿真計算的結(jié)果選擇合適的元器件類型、參數(shù)和電路拓?fù)浣Y(jié)構(gòu)，作為電路設(shè)計的依據(jù)。 

(b) (3) 在電路的設(shè)計過程中，利用IBIS模型進(jìn)行信號完整性分析， 并綜合元器件和PCB板參數(shù)的公差范圍、

(c)   PCB版圖設(shè)計中可能的拓?fù)浣Y(jié)構(gòu)和參數(shù)變化等因素，計算分析設(shè)計方案的解空間。利用工具進(jìn)行PCB LAYOUT工作. (4) 在電路設(shè)計完成后,進(jìn)行布線后仿真，即后仿真，驗證布線的正確性及進(jìn)行EMI檢查。 (5) 當(dāng)PCB板制造出來后，還可通過實驗儀器的測量來驗證各模型及仿真計算的正確性。 

二：

(a) 采用4層板布線，內(nèi)層為接地和電源，使信號走線接近微帶傳輸線特性。 (b) 對于高速的TTL顯示屏接口部分(85MHz)，采用串排感(100ohm/100MHz)和并聯(lián)電容(5PF)的方法減少反射造成的振鈴和過沖。 (c) 顯示屏的連線盡可能短并全部屏蔽；對于干擾最大的時鐘線，可采用兩級吸收電路，對于由此造成的波形失真和延遲，可用SCALER內(nèi)的延遲電路進(jìn)行補償。 (d) 為減小傳導(dǎo)干擾，在電源和揚聲器的接插件附近設(shè)有磁珠和小電容組成的吸收電路。 (e) 電路板的大面積接地處要采用導(dǎo)電體與機架相連，對于不使用金屬機架的客戶，應(yīng)加屏蔽罩對整板進(jìn)行電磁屏蔽。 (d) 對于時鐘較高的機型，如17" TTL顯示屏和15"單通道TTL顯示屏的機型，還可在晶振處增加擴頻IC對時鐘進(jìn)行能量分散，此部分可設(shè)計在板上，根據(jù)需要決定是否安裝。 

三、

(a) 芯片選擇盡量采用SoC，減少高速IC的數(shù)量，避免出現(xiàn)大量的高速數(shù)據(jù)總線； (b) 從布線、高速時鐘信號和接地屏蔽等方面考慮，盡量把高頻信號線放置在地層與電源層中間，并加小電阻減少信號的上沖和下沖。 (c) 為了保證系統(tǒng)的穩(wěn)定性，對信號線采取格外的保護(hù)措施，對地址線與數(shù)據(jù)線及控制線盡量采用等間距等線寬布置，對輸入及輸出信號盡量遠(yuǎn)離與處于非耦合狀態(tài)。 (d) 對于設(shè)計難度較高的DVB，采取提供設(shè)計參考、布線參考和采用外部屏蔽法解決EMI問題。 (e) 對于RISC解決方案，替客戶設(shè)計PCB、提供綜合性能調(diào)試并建議系統(tǒng)制造商采用抗EMI干擾較好的外殼。 (f) 在協(xié)助客戶實現(xiàn)產(chǎn)品設(shè)計的同時，要把EMI問題納入產(chǎn)品的初期設(shè)計中，對IC的布局，信號的走向，PCB的制造工藝提供參考建議，以最大程度減小板卡上的EMI輻射。最后留給系統(tǒng)制造商自己解決電源及視頻輸入輸出上的EMI問題，這方面的經(jīng)驗系統(tǒng)制造商是比較豐富的。對EMI的性能指標(biāo)，如果系統(tǒng)制造商體提出要求就協(xié)助他們重新布PCB板，并指導(dǎo)他們增加抗EMI的具體措施，直到ＥＭＣ認(rèn)證檢測通過為止。 

四、 

(a) 工程師要有耐性積累解決EMI問題的經(jīng)驗，結(jié)構(gòu)、布板、系統(tǒng)等各個層面的EMI問題有不同的特點。 (b) EMI產(chǎn)生的來源之一是晶振的倍頻，減少晶振倍頻的影響是設(shè)計過程要考慮的一個重要問題。 (c) 對于模擬/數(shù)字混合電路，模擬地和數(shù)字地要分開，中間要通過一個電感連接起來。 (d) 對于音視頻產(chǎn)品，要注意解決EMI問題與獲得最佳信噪比之間的平衡與折中。 (e) 通過SGS等專業(yè)從事EMI測試和EMC認(rèn)證的實驗室來解決系統(tǒng)制造商遇到的EMI問題。在做EMI測試的時候，只拿一快板去做是沒有用的，必須整個系統(tǒng)一起拿去通過EMC認(rèn)證。EMI測試的目的是如何減少EMI，為了縮短產(chǎn)品上市時間，建議采取性能較好的器件改進(jìn)EMI性能。 (f) 開關(guān)電源包含許多開關(guān)信號和高頻成分，它是EMI的主要來源。要在電源線上加磁珠和磁環(huán)解決一些EMI問題。